Кэш процессора
Определение
Кэш процессора — быстрая память для данных и инструкций, которая сокращает обращения к основной памяти. Уровни, объём и совместное использование кэша ядрами зависят от модели CPU.
Также ищут: CPU cache · процессорный кэш · кэш CPU
Зачем это знать
Больший общий объём кэша не гарантирует меньшую задержку задачи. Важны рабочий набор, схема доступа, разделение кэша между ядрами и обращения к основной памяти, поэтому результат проверяют нагрузкой.
Карта понятия
Что подтверждено
В описании Sandy Bridge у каждого ядра есть кэш инструкций L1, кэш данных L1 и L2, а ядра пакета подключены к общему последнему уровню кэша.
Граница применимости: Intel Optimization Reference Manual 248966-026, апрель 2012, §2.1.5, PDF с. 52 (печатная 2-15): Sandy Bridge; это не универсальная схема всех CPU.
В Sandy Bridge фактическая задержка загрузки может зависеть от занятости очередей кэша и кольца LLC, компонентов памяти и их параметров.
Граница применимости: Intel Optimization Reference Manual 248966-026, апрель 2012, §2.1.5.1, PDF с. 53 (печатная 2-16): Sandy Bridge; числа задержек на другую модель не переносят.
Один объём кэша не даёт общего прогноза времени задачи: для вывода о нагрузке нужны измерения её обращений к данным.
Граница применимости: Редакторский вывод: исторический пример Sandy Bridge ограничен своей моделью, а VTune 2025.1 измеряет промахи LLC и обращения к DRAM; численная выгода не обещается.
Что проверить
- Сверьте точную модель CPU и её паспорт кэшей.
- Зафиксируйте размер и схему доступа рабочего набора.
- Учтите, какие уровни кэша разделяют ядра.
- Измерьте целевую задачу, а не только объём кэша.
Первоисточники
- Intel® 64 and IA-32 Architectures Optimization Reference Manual
Sandy Bridge: L1I, L1D и L2 у ядра, общий LLC; фактическая задержка зависит от занятости очередей, кольца LLC и параметров памяти. Исторический пример, не паспорт иной модели.
- Memory Access Analysis for Cache Misses and High Bandwidth Issues
Документация описывает метрики промахов LLC, обращений к локальной и удалённой DRAM, а также ограничений L1/L2/L3 и DRAM; набор метрик зависит от микроархитектуры.
Связанные понятия
Курсы по теме
Следующий шаг
Сформулируйте задачу и уточните требования к своей системе.
Подготовить состав проектаОткроется черновик вопроса. Отправьте его, когда будете готовы.