Процессорная топология

Бюджет линий PCIe

Определение

Бюджет линий PCIe — карта линий платформы: сколько их, какому процессору или системной логике принадлежит каждая и через какой райзер она доходит до слота. Свободный слот ещё не означает доступный путь: восемь линий CPU 1 и восемь CPU 2 не складываются в один порт x16.

Также ищут: PCIe lane budget · распределение линий PCIe · карта линий PCIe

Зачем это знать

Смета может содержать достаточно линий на бумаге и всё же не обеспечивать нужный путь карты. При подборе важны назначение портов, установленные CPU, райзеры, общие соединения и будущая раскладка.

Доказательная часть

Что подтверждено

  1. В серверной платформе пути PCIe могут принадлежать разным процессорам или идти через системную логику, поэтому слоты нельзя считать единым взаимозаменяемым набором.

    Граница применимости: На плате Intel Server Board S2600WF линии райзеров привязаны к CPU 1, CPU 2 и DMI; для другой платформы нужна собственная схема.

  2. На Intel Server Board S2600WF часть слотов райзера получает линии PCIe от CPU 2 и недоступна без второго процессора.

    Граница применимости: Только семейство S2600WF; у другой платы зависимость и номера слотов могут отличаться.

  3. В заданной схеме восемь свободных линий CPU 1 и восемь CPU 2 не образуют один порт x16 CPU 1. Для устройства нужен предусмотренный соединением путь, а не арифметическая сумма несвязанных владельцев.

    Граница применимости: Учебное применение принадлежности путей Intel Server Board S2600WF и топологии PCIe; произвольное объединение портов или создание нового соединения не предполагается.

  4. Рекомендация редакции

    Учитывать назначения линий встроенным устройствам, райзерам и внешним картам по полной схеме платформы. Число возможностей CPU не равно числу линий, доступных для свободного перераспределения пользователем.

    Граница применимости: План чтения схем Intel Server Board S2600WF и серверной платформы из второго источника; наличие конкретного встроенного потребителя на другой плате не утверждается.

  5. Если несколько устройств используют одно вышестоящее соединение, его возможности учитывают один раз при оценке совместной передачи. Сложение паспортных максимумов конечных устройств не увеличивает общий участок пути.

    Граница применимости: Вывод из топологии PCIe и соединения периферии через чипсет; реальные скорости и степень конкуренции без данных не назначаются.

  6. В заказе рекомендуем сохранять одну согласованную карту для всего состава: устройство, слот, райзер, владелец, ширина и режим деления. Набор по отдельности допустимых вариантов не доказывает, что они одновременно реализуются на одной платформе.

    Граница применимости: Редакторская процедура по взаимосвязанным конфигурациям серверной платформы из первого источника и принадлежности PCIe S2600WF.

  7. При планировании расширения рекомендуем резервировать конкретное доступное место и путь до его владельца. Один общий свободный ресурс нельзя одновременно обещать нескольким будущим картам с несовместимыми требованиями.

    Граница применимости: Редакторское применение ограниченного бюджета и назначения линий; будущая конфигурация должна иметь собственную подтверждённую схему.

  8. Рекомендация редакции

    После сборки сверить карту из заказа с обнаруженными устройствами и текущими режимами соединений. Если принадлежность или режим неизвестны, это сохраняют как недостающие данные, а не заполняют паспортным максимумом.

    Граница применимости: Редакторский план по указанной схеме владельцев и реализации ядра Линукс 6.12. Неизвестные принадлежность или режим оставляют открытыми; исходный код не объявляется методикой приёмки сервиса.

Граница терминов

Не путать

Бюджет линий PCIe Слот PCIe

Слот задаёт место установки, бюджет — доступный путь и его владельца. Свободное место нельзя признать готовым резервом без этой связи.

Бюджет линий PCIe Чипсет платформы

Чипсет может предоставлять периферию через общий путь к CPU. Его порты и прямые линии CPU учитывают по топологии, сохраняя ограничения каждого общего участка.

Перед спецификацией

Что проверить

  1. Составьте полный список встроенных и добавляемых устройств.
  2. Укажите точные слоты и варианты райзеров.
  3. Привяжите каждый путь к CPU или другому вышестоящему порту.
  4. Проверьте фактически установленные CPU и требуемые схемы деления.
  5. Учтите каждый общий участок один раз для одновременной нагрузки.
  6. Назначьте резерв расширения конкретным доступным путям.
  7. Сравните согласованную карту с режимами и работой собранной системы.
Открытые основания

Первоисточники

  • Стандарт1
  • Документация5
  • Официальная документация
    PCIe Lane Ownership on Intel Server Board S2600WF Intel · support article 000090009, проверено 21 июля 2023 года · проверено

    Показывает привязку riser-слотов к CPU 1, CPU 2 и DMI и зависимость части слотов от второго CPU.

    Утверждения: 01 · 02 · 03 · 04 · 06 · 07 · 08

  • Первичная спецификация
    PCI Express Base PCI-SIG · Current Approved Specification: PCI Express Base 7.0 · проверено

    Официальное описание архитектуры и программного интерфейса PCI Express.

    Утверждения: 03 · 05 · 07

  • Официальная документация
    Intel Server D50DNP Family Technical Product Specification Intel · раздел 7.3 PCIe Bifurcation, проверено 29 августа 2026 года · проверено

    Перечисляет поддержанные схемы x16/x8/x4 и настройку bifurcation в BIOS конкретной платформы.

    Утверждения: 04 · 06

  • Официальная документация
    Intel 700 Series Chipset Family Platform Controller Hub Overview Intel · Datasheet Volume 1, ID 743835, 22 апреля 2024 года · проверено

    Перечисляет I/O-функции PCH: DMI, PCIe, SATA, USB, SMBus и другие.

    Утверждения: 05

  • Официальная документация
    Linux v6.12 — drivers/pci/pci-sysfs.c Linux kernel maintainers / torvalds/linux · исходный код ядра Linux, тег v6.12, drivers/pci/pci-sysfs.c, страница открыта 7 сентября 2026 года · проверено

    Открыт редактором 7 сентября 2026 года, файл по тегу v6.12 сверен. Официальная реализация, не ABI-файл.

    Утверждения: 08

  • Официальная документация
    Tuning Throughput Performance for Intel Ethernet Adapters Intel · support article 000005811, проверено 6 февраля 2025 года · проверено

    Предупреждает, что физический размер PCIe-слота может превышать его электрическую ширину.

Карта знаний

Связанные понятия

Из знания — в навык

Курсы по теме

В каталоге

Подтвердите действие